石英晶体振荡器输出增益和相移

可以看出，在非常低的晶振频率下，输入和输出信号之间的相位角为“正”（相位超前），而在非常高的频率处，相位角变为“负”（相位延迟）。在这两个点的中间电路在其谐振频率.（ƒr）与两个信号是“同相”或0 ò。因此我们可以用下面的表达式来定义这个谐振频率点。

维恩桥振荡器频率。

ƒr是以赫兹为单位的谐振频率,R是欧姆电阻,C是法拉的电容

我们之前曾经说过，RC网络的输出电压Vout的幅度处于其最大值并且等于输入电压Vin的三分之一（1/3），以允许石英晶体振荡发生。但为什么三分之一而不是其他一些价值。为了理解为什么上面RC电路的输出需要为三分之一，即0.333xVin，我们必须考虑两个连接RC电路的复数阻抗（Z=R±jX）。

我们知道，从我们的AC理论教程，复阻抗的实部是电阻，[R而虚部是电抗,X。正如我们在这里处理电容器一样，电抗部分将是容抗Xc。

如果我们重新绘制上面的RC网络，我们可以清楚地看到它由两个RC电路连接在一起，并且从它们的连接点获得输出。电阻器R 1和电容器C1形成顶部串联网络，而电阻器R2和电容器C2形成底部并联网络。

因此，串联组合的总DC阻抗（[R1C ^ 1），我们可以假设?和小号和并联组合（总阻抗-[R2c ^ 2），我们可以假设?P。由于ZS和ZP通过输入V IN有效地串联在一起，所以它们形成一个分压器网络，其输出如图所示从Z P两端获得。

让我们假设R1和R2的分量值在12kΩ处相同，电容器C1和C2在：3.9nF和电源频率f相同时为3.4kHz。

与电阻器R1和电容器C1的串联组合的总阻抗简单地为

我们现在知道，在3.4kHz的石英晶振频率下，电容的电抗与12kΩ时的电阻的电阻相同。这就给了我们一个上串联阻抗Z ^ 小号的17kΩ。

对于较低的并联阻抗ZP，由于这两个元件并联，我们必须对其进行不同的处理，因为并联电路的阻抗受到这种并联组合的影响。

并联电路，带电阻R 2和电容C2的下并联组合的总阻抗为：

在3400Hz或3.4kHz的晶振频率下，RC并联电路的组合直流阻抗变为6kΩ（R||Xc），并联阻抗的矢量和计算公式如下：

因此，我们现在有串联阻抗的矢量和的值：17kΩ，（Z小号=17kΩ）和并联阻抗：8.5kΩ，（ZP=8.5kΩ）。因此分压网络在给定石英贴片晶振频率下的总输出阻抗Zout为：
维恩桥振荡器复阻抗

然后在晶体振荡频率下，输出电压Vout的幅值将等于Zou×Vin，如图所示，等于输入电压Vin的三分之一（1/3），并且这是该频率选择性RC网络，其形成维恩桥振荡器电路的基础。

如果我们现在把这个RC网络放在增益为1+R1/R2的同相放大器上，就会产生以下基本的Wien桥式振荡器电路。

运算放大器的输出反馈到放大器的两个输入端。反馈信号的一部分通过R1和R2的电阻分压器网络连接到反相输入端子（负反馈或退化反馈），这使得放大器的电压增益可以在很窄的范围内调整。

另一部分，形成R和C的串联和并联组合形成反馈网络，并通过RC Wien Bridge网络反馈到非反相输入端子（正向或再生反馈），正是这种正反馈组合引起振荡。

RC网络连接在放大器的正反馈路径中，并且具有仅一个晶振频率的零相移。然后，在选定的谐振频率处（ƒr），施加到反相和非反相输入端的电压将相等且“同相”，因此正反馈将抵消负反馈信号，导致电路振荡。

放大器电路的电压增益必须等于或大于三个“Gain=3”，才能启动振荡，因为如上所述，输入是输出的1/3。该值（Av≥3）由反馈电阻网络R1和R2设定，对于非反相放大器，这个比值为比率1+（R1/R2）。
另外，由于运算放大器的开环增益限制，如果不使用特殊的高频运算放大器，高于1MHz的晶体振荡器,有源晶振频率将无法实现