晶振的长期稳定度以及选型问题

来源：CEOB2B晶振平台浏览：- 发布日期：2018-03-30 08:51:20【大中小】

石英晶体振荡器是指从一块石英晶体上按一定方位角切下薄片，石英晶体谐振器，简称为石英晶振或晶体、晶振，而在封装内部添加IC组成振荡电路的晶体元件称为晶体振荡器。其产品一般用金属外壳封装，也有用玻璃壳、陶瓷或塑料封装的。而晶振做为一个频率元件，最看重的是产品的稳定度，准确度，长期稳定度，这是产品的主要参数。每一个参数不符合都直接影响着产品的品质问题，可能会导致晶振的不良问题。

稳定度、准确度、长期稳定度的主要区别是什么？

通常人们说的稳定度指的是温度稳定度，因为温度稳定度是衡量晶振短期稳定性的最主要的指标。
准确度指的是在常温环境下晶振的输出频率fx和中心标称频率f0比较。公式如下：准确度 = (fx- f0) / f0。影响准确度的主要因素有晶振出厂准确度、温度漂移、电压特性、负载特性、老化漂移等。

长期稳定度指的是年老化率、10年老化率。

Clipped Sine Wave

削顶正弦波(Clipped Sine Wave)相比方波的谐波分量少很多，但驱动能力较弱，在负载10K//10PF时Vp-p为0.8Vmin。通常为SMD 7050、5032、3225使用的波形。

Sine Wave

通常晶振正弦波输出的负载阻抗为50欧姆，衡量正弦波的主要指标为功率、Vp-p值，其对应关系如下：
Vrms = Vp-p /
电平Level（dBm） = 20 Lg (Vp-p/() Z为阻抗，如50欧姆。

电平/Level（dBm）=10LgmW
如下为常用数据列表（负载阻抗为50欧姆）

dBm	Vp-p	mW
0	0.64	1.0
3	0.91	2.0
5	1.13	3.2
7	1.41	5.0
10	2.01	10
13	2.83	20

LVDS（Low Voltage Differential Signal）

差分晶振对输入输出，内部有一个恒流源3.5-4mA，在差分线上改变方向和1来表示0。通过外部的100欧匹配电阻(并在差分线上靠近接收端)转换为±350mV的差分电平。
LVDS使用注意：可以达到600MHz以上，PCB要求较高，差分线要求严格等长，差最好不超过10mil(0.25mm)。100欧电阻离接收端距离不能超过500mil，最好控制在300mil以内。

SG-8503CA

LVDS的应用模式可以有四种形式可以：

· 单向点对点（pointtopoint）。

· 双向点对点（pointtopoint）

能通过一对双绞线实现双向的半双工通信。

· 多分支形式(multidrop)，

即一个驱动器连接多个接收器。当有相同的数据要传给多个负载时，可以采用这种应用形式。

· 多点结构（multipoint）。

此时多点总线支持多个驱动器，也可以采用BLVDS驱动器。它可以提供双向的半双工通信，但是在任一时刻，只能有一个驱动器工作。因而发送的优先权和总线的仲裁协议都需要依据不同的应用场合，选用不同的软件协议和硬件方案。

LVPECL

Vcc=3.3V；VOH=2.42V；VOL=1.58V；VIH=2.06V；VIL=1.94V ECL、PECL、LVPECL使用注意：不同电平不能直接驱动。中间可用交流耦合、电阻网络或专用芯片进行转换。以上三种均为射随输出结构，必须有电阻拉到一个直流偏置电压。(如多用于时钟的LVPECL：直流匹配时用130欧上拉，同时用82欧下拉；交流匹配时用82欧上拉，同时用130欧下拉。但两种方式工作后直流电平都在1.95V左右。)

PECL (Pseudo/Positive ECL)

Vcc=5V；VOH=4.12V；VOL=3.28V；VIH=3.78V；VIL=3.64V

ECL（Emitter Couple Logic）

ECL电路的特点：基本门电路工作在非饱和状态，ECL电路具有相当高的速度，平均延迟时间可达几个毫微秒甚至亚毫微秒数量级。
ECL电路的逻辑摆幅较小（仅约 0.8V ，而 TTL 的逻辑摆幅约为 2.0V ），当电路从一种状态过渡到另一种状态时，对寄生电容的充放电时间将减少，这是 ECL电路具有高开关速度的重要原因。但逻辑摆幅小，对抗干扰能力不利。
ECL电路具有很高的输入阻抗和低的输出阻抗。
Vcc=0V；Vee：-5.2V；VOH=-0.88V；VOL=-1.72V；VIH=-1.24V；VIL=-1.36V。 ECL电路速度快，驱动能力强，噪声小，很容易达到几百MHz的应用，但是功耗大，需要负电源。为简化电源，出现了PECL(ECL结构，改用正电压供电)和LVPECL。

HCMOS

HCMOS-全静态设计、高速互补金属氧化物半导体工艺，CMOS-互补金属氧化物半导体。CMOS将被HCMOS所替代。

2.5V LVCMOS

Vcc：2.5V；VOH>=2V；VOL<=0.1V；VIH>=1.7V；VIL<=0.7V。
CMOS使用时应注意：CMOS结构内部寄生有可控硅结构，当输入或输入管脚高于VCC一定值时，电流足够大的话，可能引起闩锁效应，导致芯片的烧毁。

3.3V LVCMO

Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。

CMOS

Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。
注：CMOS相对TTL有了更大的噪声容限，输入阻抗远大于TTL输入阻抗。对应3.3V LVTTL，出现了LVCMOS，可以与3.3V的LVTTL直接相互驱动。

2.5V LVTTL

Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。
使用TTL电平时输出过冲会比较严重

3.3V LVTTL

Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。

TTL（Transistor-Transistor Logic：）

Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。因为2.4V与5V之间有很大空闲，对改善噪声容限没好处，会增大系统功耗，并影响速度，所以后来出现LVTTL(Low Voltage TTL)。在晶振产品中，LVTTL分为3.3V、2.5V，其中以3.3V为主。