压电频率控制元器件产品中，石英晶体振荡器的稳定性都是比较好的，因为它具有将直流电压转换为交流电压的作用，也不需要外部接入电源，但部分产品有更高的要求，普通振荡器的稳定性支持不了，这种时候就需要提高Qscillator的稳定性了。对于专业的人来说，提高Crystal oscillator的稳定性并不是特别复杂的事情，要重新设计布局PCB板和方案，文章将会提出几种案例，以便大家更容易理解，融合了业界相关的知识和资料，CEOB2B晶振平台将这些小窍门分享给大家。

PCB设计指南：

32kHz晶体振荡器是一种超低功耗石英晶体振荡器（跨导几μA/V）。低振荡器跨导影响输出动态，因为较小的跨导值产生较小的振荡电流。这样可以在振荡器输出端产生较低的峰峰值电压（从几十到几百mV）。保持信号噪声比（SNR）低于可接受的极限，以实现振荡器的完美运行意味着更多严格限制振荡器PCB设计，以降低其对噪声的敏感度。因此，在设计PCB时必须非常小心，以尽可能降低SNR。下面提供了设计振荡器PCB时应采取的非详尽的预防措施清单：

•应避免高杂散电容和电感值，因为它们可能导致无法控制的振荡（例如，振荡器可能在泛音或谐波频率下产生共振）。降低杂散电容还可以减少启动时间并提高振荡频率稳定性。

•为了减少电路板上的高频噪声传播，微控制器应具有稳定的电源，以确保无噪声的晶体振荡。这意味着应使用尺寸合适的去耦电容为微控制器供电。

•晶振应尽可能靠近微控制器安装，以保持短路并减少电感和电容效应。这些连接周围的保护环连接到地面，对于避免捕获可能影响振荡稳定性的不需要的噪声至关重要。长轨道/路径可能表现为给定频谱的天线，因此在通过EMI认证测试时会产生振荡问题。参见图11：具有分离的GND平面和振荡器周围的保护环的PCB和图13：振荡器周围的信号。

•传输高频信号的任何路径都应远离振荡器路径和组件。请参见图11：PCB上具有分离的GND平面和振荡器周围的保护环。

•振荡器PCB应采用专用的地下平面加下划线，与应用PCB接地层不同。振荡器接地层应连接到最近的微控制器接地。它可以防止振荡器组件和其他应用组件之间的干扰（例如路径之间的串扰）。请注意，如果使用金属封装中的谐振器，则不应将其连接到振荡器接地。参见图10：振荡器电路的推荐布局，图11：振荡器周围分离的GND平面和保护环的PCB和图12：GND平面。

•泄漏电流可能会增加启动时间，甚至会阻止振荡器启动。如果微控制器要在恶劣环境（高湿度/湿度比）下运行，建议使用外部涂层。

图1.振荡器电路的推荐布局

提示：强烈建议在图10所示的PCB区域涂敷保形涂层，特别是对于LSE石英，CL1，CL2以及OSC_IN和OSC_OUT焊盘的路径，以防止潮湿，灰尘，潮湿和极端温度。这可能会导致启动问题。

PCB设计实例(例1)：

图2.具有分离的GND平面和振荡器周围的保护环的PCB

例2：

•振荡器组件周围没有平面图

•路径太长

•振荡器电容之间没有对称性

•路径之间的高串扰/耦合

•测试点太多。

图3.初步设计（未遵守PCB设计指南）

提高石英水晶振荡子稳定性的技巧AN286730/36DocID15287Rev10PCB设计经过改进，符合指南要求（见图15）：

•保护环连接到振荡器周围的GND平面

•振荡器电容之间的对称性

•减少测试点

•路径之间没有耦合

图4.最终设计（所有设计指南均已得到尊重）

例3：

•振荡器组件周围没有保护环

•长路

•EMC测试失败。

图7.未遵守PCB指南

提高SPXO晶体振荡器稳定性的技巧AN286732/36DocID15287Rev10PCB设计经过改进，符合指南要求（见图7）：

•振荡器组件周围的接地层

•将STM32连接到振荡器的短路径

•振荡器电容之间的对称性

•EMC测试通过

图8.尊重PCB指南

焊接指南：

一般来说，对于低频晶体而言，焊接对于进口晶体振荡器来说是一个非常敏感的过程。下面提供了减少这种工艺对晶体参数影响的提示：

•将晶体暴露在高于其最大额定值的温度下会损坏晶体并影响ESR值。有关正确的回流温度曲线，请参考晶振数据表。如果未提供，请询问制造商。

•建议PCB清洁通过在组装后去除电路板上的助焊剂残留物来获得最大性能（即使在超低功率应用中使用“免清洗”产品）。